CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - communication vhdl

搜索资源列表

  1. PIANo

    0下载:
  2. (1)下载“KX232_PIANO_C5T”文件夹中的sof文件。 (2) 接上串行通信线,与PC机通信。 (3)在“FOR_PC_FILE”文件夹中,双击打开上位机软件“SEND”,按键盘上的“1、2、3.。。”即可弹琴。SEND窗口即显示对应的ASIC码。-(1) Download " KX232_PIANO_C5T" folder in the sof file. (2) connected to the serial communication lines, a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:49085
    • 提供者:袁方
  1. Rake-receive

    0下载:
  2. 本文介绍的一种基于多载波扩频通信的Rake接收机工作原理以及设计思想,并用FPGA技术加以实现-This article describes a multi-carrier spread spectrum based communication works as well as Rake receiver design and implementation with FPGA technology to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:232662
    • 提供者:杨帆
  1. UART_communication

    0下载:
  2. it s a document where described rs232 communinication between pc and fpga . it describe the vhdl structure of uart driver in fpga that allow communication between this devices
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:206726
    • 提供者:seif
  1. VHDL-based-design-of-SPI

    0下载:
  2. 基于VHDL的串行同步通信SPI设计 本设计是用Quartus作为开发环境,以DE2板为硬件平台实现的SPI同步串行通讯。设计过程方便。根据接收和发送两个主要部分实现了SPI的基本功能。此外,该设计还实现了波特率发生器,数码管显示的功能。用DE2板实现具有电路简洁,开发周期短的优点。充分利用了EDA设计的优点。开发过程用了VHDL硬件描述语言进行描述,从底层设计,分模块进行,充分提高了设计者的数字逻辑设计的概念。-VHDL-based SPI serial synchronous comm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:51321
    • 提供者:陈添
  1. spi

    0下载:
  2. SPI接口函数,实现双向通讯,速度12Mbps-SPI interface functions, two-way communication, speed of 12Mbps
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1877
    • 提供者:shixu
  1. VHDL

    0下载:
  2. 基于fpga的串口通信。串行数据收发的同步控制。-Fpga-based serial communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:827091
    • 提供者:jcx
  1. 3574972rs232

    0下载:
  2. rs232通信。vhdl语言编写,能够下载成功-rs232 communication. vhdl language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:114654
    • 提供者:yuexinqi
  1. UART

    0下载:
  2. 用VHDL实现与电脑串口进行通信。已通过开发板验证正确。开发板时钟50M,波特率19200.-VHDL implementation using serial communication with the computer. Has been verified through the development board are correct.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:796674
    • 提供者:林后斌
  1. UART2

    0下载:
  2. 基于SPARTAN-3E的与计算机的异步串行通信,可根据需要更改波特率等等。-SPARTAN-3E based on the asynchronous serial communication with the computer, according to the need to change the baud rate and so on.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:365127
    • 提供者:姚武
  1. FPGA-convolutions-encoder

    0下载:
  2. 卷积码是数字通信中很重要的一种差错控制编码 具有很好的性能,用硬件的形式描述具有速度快,便于修改的优点,通过该种方法设,计的编码器经测试运行可靠正确。-Convolutional codes are very important in digital communication error control coding with a good performance, with the descr iption of the hardware in the form of a fast, eas
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:3844
    • 提供者:will li
  1. matlab-gmsk

    0下载:
  2. 基于matlab和vhdl的通信原理gmsk调制算法,主要包括GMSK相位路径的计算,GMSK眼图的仿真以验证相位计算的正确性,正余弦表的量化及bin文件的生成,以及用VHDL硬件语言所描述的基于EPM7128的地址逻辑.-Matlab and vhdl based on the principle gmsk Modulation of communication, including GMSK phase path calculation, GMSK eye diagrams of the s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:460926
    • 提供者:zenpging
  1. RS_232

    0下载:
  2. VHDL实现RS232串口通信,压缩包内有完整的quartus2工程,由顶层,波特率,发送,接收四个模块构成。外部电路只需要一片MAX232就能与串口助手或单片机通信。-VHDL implementation of RS232 serial communication, compressed within a complete quartus2 project from the top, baud rate, send, receive four modules. External circui
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:403598
    • 提供者:徐博
  1. code

    2下载:
  2. <基于Verilog HDL的通信系统设计>源码,包含ASK,FSK,PSK,QPSK,PPM等的调制解调-< Verilog HDL-based communication system design> source, including ASK, FSK, PSK, QPSK, PPM and other modem
  3. 所属分类:Communication-Mobile

    • 发布日期:2014-11-06
    • 文件大小:6144
    • 提供者:cjl
  1. design-of-CAN-based-on-VHDL

    1下载:
  2. 基于Verilog+HDL设计CAN控制器,详细介绍各功能模块的设计。本论文的重点是CAN总线通信控制器的前端设计。即用Verilog HDL语言完成CAN协议的数据链路层的RTL级设计,实现其功能,并且能够在FPGA开发平台Quartos上通过仿真验证,证明其正确性-Verilog+ HDL-based design of CAN controller, detailed design of each functional module. This paper focuses on the C
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2615796
    • 提供者:chen xinwei
  1. FT245

    1下载:
  2. 在FPGA实现一个与外围USB FIFO 通信的FIFO控制核-The FPGA to implement a communication with the external USB FIFO FIFO control nuclear
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-03-11
    • 文件大小:1024
    • 提供者:欧阳飞
  1. uart-

    0下载:
  2. 通用异步通讯UART的工程文档,ISE打开工程,里面有VERILOG的源代码,可以编译通过-UART Universal Asynchronous communication engineering documents, ISE open the project, which has VERILOG source code can be compiled
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:30777
    • 提供者:mike
  1. VHDL

    0下载:
  2. FPGA与计算机基于RS232之间的通信-FPGA and RS232-based communication between the computer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:995
    • 提供者:王梁
  1. rtl8019

    0下载:
  2. rtl8019以太网通讯,通过FPGA控制-rtl8019 Ethernet communication, and by the control FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-15
    • 文件大小:24549246
    • 提供者:杨康乐
  1. A-Simplified-VHDL-UART

    0下载:
  2. In embedded systems, the processor that we choose for our design may not come with built-in peripherals. Therefore, designers will have to implement these devices in hardware keeping in mind that they will need to interface to the processor. In this
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:375158
    • 提供者:mezzich
  1. URAT-VHDL

    0下载:
  2. 学习通信的好资料,串口通信对于收发数据很要!很重要,很重要-Good information to learn communication, serial communication for sending and receiving data is to! Very important, very important
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:32332
    • 提供者:xiong06041433
« 1 2 ... 5 6 7 8 9 1011 12 13 14 15 ... 22 »
搜珍网 www.dssz.com